薄型QFP封裝熱傳仿真分析
高國(guó)華，楊國(guó)繼，王洪輝，朱海青(南通富士通微電子股份有限公司，江蘇南通226006)
摘要：文章采用有限元數(shù)值模擬方法，對(duì)薄型引腳式表面貼裝QFP封裝元件的詳細(xì)模型進(jìn)行數(shù)值模擬，分析了各種因素對(duì)封裝體熱阻的影響。結(jié)果表明：采用高導(dǎo)熱印刷電路板，封裝體熱性能得到較大提高，但是不同類型的電路板對(duì)熱阻的影響不大。隨著氣流流速增大，高導(dǎo)熱印刷電路板上封裝體的熱阻由35.74。C／W降低至24.06。C／W，顯示出極好的熱傳特性，并且當(dāng)氣流流速增大到一定程度時(shí)，秒．。值趨于穩(wěn)定。真實(shí)功率載荷條件下，該封裝元件中芯片的最大等效應(yīng)力為70．2 MPa，低于芯片的最大斷裂強(qiáng)度，并且其水平面的最大剪應(yīng)力僅為25 MPa，不會(huì)造成芯片和粘結(jié)層以及塑封層之間的分層破壞。
關(guān)鍵詞：電子封裝,數(shù)值模擬,熱一結(jié)構(gòu)性能
中圖分類號(hào)：TN305．94 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1681—1070(2008)11-0001—04
Numerical Thermal Analysis for Low-prof'de QFP
GAO Guo-hua,YANG Guo-ji，WANG Hong·hui，ZHU Hai—qing (Nantong Fujitsu Microelectronics Co．，Ltd,Nantong 226006，China)
Abstract：In this paper，a detailed low—profile QFPmodel was analyzed by the numerical simulation method，involved with different influencing factors of thermal properties．The simulating results show that using multi—layer Test Board is a perfect way to improve package’S thermal performance，its theta JA is 35.74。C/W，but different test board has little effect on theta JC；as forced air velocity increased，theta JA reduces from 35．74 U/W tO 24．06"C/W，and when the velocity is increased to some extent。theta JA would not change anymore；applying the real power to the package，the maximum yon mises stress and shear stress of the die is 70.2 MPa and 25 MPa，which is allowed，and would not cause the package and its die to be destroyed．
Key words：electronic packaging；numerical analysis；thermal—structural properties
1 前言
隨著微電子封裝呈現(xiàn)出高度集成化和微型化的趨勢(shì)，在封裝器件工作的過(guò)程中，由于頻繁的電流通過(guò)會(huì)產(chǎn)生大量的熱，從而導(dǎo)致器件面臨熱環(huán)境惡化的威脅，這不僅對(duì)封裝體自身有害，也影響了使用器件的電子產(chǎn)品的可靠性。因此，為了在惡劣的機(jī)載環(huán)境下保證封裝體工作的熱可靠性，對(duì)元件封裝級(jí)的熱特性分析和熱控制研究就顯得很重要。實(shí)際上，我們很難直接測(cè)量得到封裝體的溫度場(chǎng)分布和具體功率值。但是，通過(guò)數(shù)值模擬，能夠方便地得到實(shí)際應(yīng)用中的封裝體的結(jié)溫和最大功率的預(yù)測(cè)值，并通過(guò)改變一定的邊界條件，進(jìn)行參數(shù)化的設(shè)計(jì)及優(yōu)化。最后通過(guò)實(shí)驗(yàn)來(lái)對(duì)分析模式及結(jié)果進(jìn)行驗(yàn)證，達(dá)到節(jié)約時(shí)間和經(jīng)濟(jì)成本的目的。
本文中，采用有限無(wú)數(shù)值模擬方法，對(duì)薄型引腳式QFP表面貼裝無(wú)件的詳細(xì)模型進(jìn)行熱傳仿真分析，得到封裝體所處各種環(huán)境下的熱阻值。同時(shí)，分析獲得該封裝體在真實(shí)功率載荷下，因芯片發(fā)熱引起的的熱應(yīng)力分布結(jié)果，為優(yōu)化封裝的熱設(shè)計(jì)提供依據(jù)。
熱阻是電子封裝熱特性分析中最重要的參數(shù)，也即按照J(rèn)EDEC JESD51一系列測(cè)試標(biāo)準(zhǔn)進(jìn)行建模分析，獲得睢化功率條件下由芯片結(jié)面到封裝體所屬環(huán)境中的某一同定位置的溫度差值
2 薄型QFP元件數(shù)值模擬
為符合封裝設(shè)計(jì)結(jié)構(gòu)的實(shí)際情況，將薄掣引腳式QFP元件結(jié)構(gòu)細(xì)書都在模型中建屯。考慮到若將封裝體以及印刷電路板都如實(shí)建模，需要龐大的計(jì)算內(nèi)存并花費(fèi)很長(zhǎng)的時(shí)間。所以，根據(jù)其對(duì)稱性，取1／4元件及印刷電路板結(jié)構(gòu)建模。此外，由于芯片和引線架間的金線極細(xì)，對(duì)結(jié)果影響較小，為考慮其傳熱，我們將金絲進(jìn)行簡(jiǎn)化建模。最終模型如圖2所示(為看到內(nèi)部框架結(jié)構(gòu)，我們刪除了1／8的塑封料)。
定義封裝元件的芯片功率為1W，以及其所處的測(cè)試環(huán)境溫度為25℃。根據(jù)該封裝元件的外形尺寸大小，我們選取了相應(yīng)的標(biāo)準(zhǔn)測(cè)試印刷電路板。
數(shù)值模擬的計(jì)算域選取包括整個(gè)1／4的電路板及周圍的自然對(duì)流空氣。此外，對(duì)稱邊界E設(shè)定為絕熱條件，考慮元件，電路板表面與環(huán)境的熱交換。
....
4 結(jié)論
通過(guò)對(duì)薄型引腳武表面貼裝QFP元件的熱傳．結(jié)構(gòu)仿真分析，得到以下結(jié)論：
(1)在自然對(duì)流的室溫環(huán)境下，采用高導(dǎo)熱印刷電路板可以有效地降低封裝元件的0，。，但是對(duì)口。，的影響不大；
(2)隨著氣流流速增大，封裝元件的臼．。得到有效地降低，顯示出極好的熱傳特性，并且當(dāng)氣流流速增大到一定程度后，口．。值趨1二穩(wěn)定；
(3)真實(shí)功率載荷條件下，該封裝元件中芯片的最大等效應(yīng)力低于芯片的最大斷裂強(qiáng)度，并且其水平XY面的最大剪應(yīng)力僅為25 MPa，不會(huì)造成芯片和粘結(jié)層、芯片和塑封層之間的分層。
參考文獻(xiàn)：
【l】Integrated Circuits thermal Test Method Environment Conditions—Natural Convection(Still Air)【S】．E1A／JEDEC stall—dard．JESD5 1．2．
【2 J Low Effective Thermal Cnductivity Test Board for LeadedSurface Mounted Package[S]．EIA／JEDEC standard—JESD51．3．
【3】High Effective Thermal Cnductivity Test Board for LeadedSurface Mounted Package[S1．EIA／JEDEC standard—JESD51．7．
【4]Zhong—fa Yuan，Yong Liu，Scott Irving，et a1．Thermal NumericalSimulation and Correlation for a Power Package[R]．ICEPT2007 PROCEEDINGS．2007．
【5】杜兵，殷景華，劉曉為．功率載倚F疊層芯片封裝熱應(yīng)力分析【J】．哈爾濱理工大學(xué)學(xué)報(bào)，2007，12(5)：57—60．
作者簡(jiǎn)介：
高國(guó)華(1983一)，男，江蘇南通人，碩士研究生，畢業(yè)于浙江大學(xué)半導(dǎo)體專業(yè)，現(xiàn)于南通富士通微電子股份有限公司技術(shù)部工作，研究方向?yàn)榧呻娐贩庋b的熱力學(xué)、電學(xué)模擬技術(shù)。熱設(shè)計(jì) http://m.0532yewu.com
熱設(shè)計(jì)論文下載：薄型QFP封裝熱傳仿真分析.pdf
標(biāo)簽： 點(diǎn)擊： 評(píng)論:
