在半導體設(shè)備發(fā)展歷程中，設(shè)備的創(chuàng)新，技術(shù)的提升，總會面臨著不同的困難與難題。

少量的晶體管可能不會對可靠性產(chǎn)生很大影響，但數(shù)十億個晶體管產(chǎn)生的熱量會影響可靠性。對于 AI/ML/DL 設(shè)計尤其如此，高利用率會增加散熱，但熱密度會影響每個先進的節(jié)點芯片和封裝，這些芯片和封裝用于智能手機、服務器芯片、AR/VR 和許多其他高性能設(shè)備。對于所有這些，DRAM布局和性能如今是設(shè)計考慮的首要因素。

無論設(shè)計架構(gòu)多么新穎，大多數(shù)基于 DRAM 的內(nèi)存仍舊面臨著因過熱而導致性能下降的風險。易失性內(nèi)存的刷新要求加劇了風險。當溫度提高到 85°C 以上時，就需要更頻繁地刷新電容器上的電荷，設(shè)備就將轉(zhuǎn)向更頻繁的刷新周期，這就是為什么當設(shè)備變得越來越熱，電荷從這些電容器中泄漏得更快的原因。

除了DRAM，熱量管理對于越來越多的芯片都變得至關(guān)重要，它是越來越多的相互關(guān)聯(lián)的因素之一，必須在整個開發(fā)流程中加以考慮，封裝行業(yè)也在尋找方法解決散熱問題。選擇最佳的封裝方式并在其中集成芯片，對性能至關(guān)重要。組件、硅、TSV、銅柱等都具有不同的熱膨脹系數(shù) (TCE)，這會影響組裝良率和長期可靠性。

帶有 CPU 和 HBM 的流行倒裝芯片 BGA 封裝目前約為 2500mm 2。一個大芯片可能變成四五個小芯片，而這樣的趨勢必將逐步發(fā)展下去，因為必須擁有所有 I/O，這樣這些芯片才能相互通信。所以可以分散熱量。對于應用程序，可能會有所一些幫助。但其中一些補償是因為你現(xiàn)在有 I/O 在芯片之間驅(qū)動，而過去在硅片中需要一個內(nèi)部總線來進行通信。

當然，通過先進封裝可以實現(xiàn)很多新事物，但現(xiàn)在設(shè)計要復雜得多，當一切都如此緊密地結(jié)合在一起時，交互會變多。必須檢查流量。必須檢查配電。這使得設(shè)計這樣的系統(tǒng)變得非常困難。

事實上，有些設(shè)備非常復雜，很難輕易更換組件以便為特定領(lǐng)域的應用程序定制這些設(shè)備。這就是為什么許多高級封裝產(chǎn)品適用于大批量或價格彈性的組件，例如服務器芯片。對具有增強散熱性能的制造工藝的材料需求一直在強勁增長。

Chiplet模塊仿真與測試進展

工程師們正在尋找新的方法來在封裝模塊構(gòu)建之前對封裝可靠性進行熱分析。例如，西門子提供了一個基于雙 ASIC 的模塊的示例，該模塊包含一個扇出再分布層 (RDL)，該扇出再分配層 (RDL) 安裝在 BGA 封裝中的多層有機基板頂部。它使用了兩種模型，一種用于基于 RDL 的 WLP，另一種用于多層有機基板 BGA。這些封裝模型是參數(shù)化的，包括在引入 EDA 信息之前的襯底層堆疊和 BGA，并支持早期材料評估和芯片放置選擇。接下來，導入 EDA 數(shù)據(jù)，對于每個模型，材料圖可以對所有層中的銅分布進行詳細的熱描述。

量化熱阻

如何通過硅芯片、電路板、膠水、TIM 或封裝蓋傳遞是眾所周知的。存在標準方法來跟蹤每個界面處的溫度和電阻值，它們是溫差和功率的函數(shù)。

“熱路徑由三個關(guān)鍵值來量化——從器件結(jié)到環(huán)境的熱阻、從結(jié)到外殼（封裝頂部）的熱阻以及從結(jié)到電路板的熱阻?！?/p>

詳細的熱模擬是探索材料和配置選項的最便宜的方法。運行芯片的模擬通常會識別一個或多個熱點，因此我們可以在熱點下方的基板中添加銅以幫助散熱或更換蓋子材料并添加散熱器等。對于多個芯片封裝，我們可以更改配置或考慮采用新方法來防止熱串擾。有幾種方法可以優(yōu)化高可靠性和熱性能。

選擇TIM

在封裝中，超過 90% 的熱量通過封裝從芯片頂部散發(fā)到散熱器，通常是帶有垂直鰭片的陽極氧化鋁基。具有高導熱性的熱界面材料 (TIM) 放置在芯片和封裝之間，以幫助傳遞熱量。用于 CPU 的下一代 TIM 包括金屬薄板合金（如銦和錫）和銀燒結(jié)錫，其傳導功率分別為 60W/mK 和 50W/mK。

隨著公司從大型 SoC 過渡到小芯片模塊，需要更多種類的具有不同特性和厚度的 TIM。

對于高密度系統(tǒng)，芯片和封裝之間的 TIM 的熱阻對封裝模塊的整體熱阻具有更大的影響。功率趨勢正在急劇增加，尤其是在邏輯方面，因此我們關(guān)心保持低結(jié)溫以確?？煽康陌雽w運行，在受控環(huán)境中使用實際裝配工具和粘合材料進行測試對于了解實際熱性能和為客戶資格選擇最佳 TIM 至關(guān)重要。

以不同的方式處理熱量

芯片制造商正在擴大解決熱量限制的范圍?！叭绻銣p小芯片的尺寸，它可能是四分之一的面積，但封裝可能是一樣的。”是德科技內(nèi)存解決方案項目經(jīng)理 Randy White 表示，由于外部封裝的鍵合線進入芯片，因此可能存在一些信號完整性差異。電線更長，電感更大，所以有電氣部分。如果將芯片的面積減半，它會更快。如何在足夠小的空間內(nèi)消散這么多的能量？這是另一個必須研究的關(guān)鍵參數(shù)。”

這導致了對前沿鍵合研究的大量投資，至少目前，重點似乎是混合鍵合?！叭绻矣羞@兩個芯片，并且它們之間幾乎沒有凸起，那么這些芯片之間就會有氣隙，”Rambus 的 Woo 說。“這不是將熱量上下移動的最佳導熱方式?？赡軙靡恍〇|西來填充氣隙，但即便如此，它還是不如直接硅接觸好。因此，混合直接鍵合是人們正在做的一件事。 但混合鍵合成本高昂，并且可能仍僅限于高性能處理器類型的應用， 盡管如此，將光子學結(jié)合到 CMOS 芯片或硅上 GaN 的前景仍然巨大。

結(jié)語

先進封裝背后的最初想法是它可以像樂高積木一樣工作——在不同工藝節(jié)點開發(fā)的小芯片可以組裝在一起，并且可以減少熱問題。但從性能和功率的角度來看，信號需要傳輸?shù)木嚯x很重要，而始終開啟的電路或需要保持部分黑暗會影響熱特性。若僅僅為了提高產(chǎn)量和靈活性，將模具分成多個部分并不像看起來那么簡單。封裝中的每個互連都必須進行優(yōu)化，熱點不再局限于單個芯片。

可用于排除或排除小芯片不同組合的早期建模工具為復雜模塊的設(shè)計人員提供了巨大的推動力。在這個功率密度不斷提高的時代，熱仿真和引入新的 TIM 仍然必不可少。

整體來看，發(fā)展趨勢方面，對于存儲芯片技術(shù)，DRAM芯片以微縮制程來提高存儲密度，對于存儲產(chǎn)品，未來將往高速度、大容量方向發(fā)展，產(chǎn)品性能持續(xù)提升；對于存儲產(chǎn)品應用領(lǐng)域，傳統(tǒng)應用領(lǐng)域中具備較好發(fā)展趨勢的主要有PC、5G手機、可穿戴設(shè)備和安防，新興應用領(lǐng)域中具備較好發(fā)展趨勢的主要有數(shù)據(jù)中心、智能家居和智能汽車等，為此，對于芯片散熱技術(shù)的研發(fā)，封裝行業(yè)將持續(xù)推進。

注：轉(zhuǎn)載文章的版權(quán)歸原作者所有，侵權(quán)刪。

標簽： 芯片元器件 點擊： 評論: